Операция извлечения квадратного корня на логическом устройстве
Курсовая работа, 01 Мая 2012, автор: пользователь скрыл имя
Краткое описание
К основным арифметическим операциям относятся сложение, вычитание, умножение и деление. Время их выполнения определяет быстродействие ЭВМ. Автоматическое выполнение не основных операций организуется в том случае, если такая операция составляет не менее 2% от общего числа операций или является составной частью алгоритмов, которые необходимо выполнять в реальном времени, т.е. с большим быстродействием. Не основные арифметические операции реализуются обычно с помощью стандартных программ, которые входят в состав математического обеспечения ЭВМ и вызываются простым обращением к соответствующей библиотеке подпрограмм. Однако для реализации этих подпрограмм требуется значительно больше времени, чем для выполнения основных арифметических операций.
Содержимое работы - 1 файл
Курсовая (42).doc
— 592.50 Кб (Скачать файл)Выпускаемые промышленностью матричные кристаллы имеют размерность не менее 128 128. Поэтому целесообразно использовать их для реализации достаточно больших схем УА, либо отдельных их частей, если имеющихся входов/выходов недостаточно для реализации всех булевых функций, полученных при проектировании.
Любая ДНФ системы булевых функций y1, y2, ... , yn от переменных x1, x2, ... , xL может быть реализована двухуровневой схемой, на первом уровне которой формируются все различные термы X1, X2, ... , XH , а на втором дизъюнкции этих термов y1, y2, ... , yn. В логических БИС комбинационные схемы часто выполняются в матричной форме.
ПЛМ представляют собою систему ортогональных шин, в местах пересечения которых при изготовлении схемы могут быть установлены полупроводниковые элементы - транзисторы или диоды. Каждая горизонтальная шина матрицы М1 - это терм Хh, а каждая вертикальная шина матрицы М2 - это дизъюнкция yn термов, полученных в матрице М1. Иначе, матрица М1 формирует H различных конъюнкций, от которых в матрице М2 реализуется N различных дизъюнкций. При построении матриц М1 и М2 используются полупроводниковые биполярные и МОП -элементы.
МДНФ функций возбуждения памяти и микрокоманд.
Список литературы.
1. Савельев А.Я. Прикладная теория цифровых автоматов. М.: Высшая школа, 1987
2. Карцев М.А. Арифметика цифровых машин. М.: Наука, 1969
3. Баранов С.И. Синтез микропрограммных автоматов. Л.: Энергия, 1979
4. Баранов С.И., В.А. Скляров. Цифровые устройства на программируемых БИС с матричной структурой. М.: Радио и связь, 1986
5. Методические указания к практическим занятиям по курсу "Прикладная теория цифровых автоматов". Автор Асеева Т.В. Тверь: ТвеПИ, 1991
6. Методические указания к практическим занятиям по курсу "Прикладная теория цифровых автоматов". Арифметические основы ЭВМ. Автор Асеева Т.В. Тверь: ТвеПИ, 1992
№ п/п | Операция | Особенности алгоритма | СС | Форма представления данных | Инверсный код | Формат данных (число разрядов в заданной системе счисления) | Тип ЦА | Лог. базис | Тип ЭП | Данные для числового примера | |||||||
|
|
|
|
|
| ПТ |
| ФТ |
|
|
| А | В | ||||
1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | ||||
42 | | Со сдвигом делителя без ВО | дв. | ПТ | ДК | 20 | 8 |
| Мили | ПЛМ | RS | 598 |
| ||||
Обозначения:
+, *, /, - обозначения операций сложения, умножения, деления, извлечения корня квадратного,
дв. - двоичный,
СС - система счисления,
ЦА - цифровой автомат,
лог. базис - логический базис,
ЭП - тип элемента памяти,
со сдвигом ТО без ВО - схема деления со сдвигом текущего остатка без восстановления остатка,
ПТ - форма представления данных с плавающей запятой,
ФТ - форма представления данных с фиксированной запятой.
Для операций, выполняемых в двоичной системе счисления в форме "с плавающей запятой", в графе "Формат данных" указаны разрядности порядка и мантиссы, а для операций, выполняемых в D - кодах в форме "с фиксированной запятой", указано число десятичных тетрад.