Программируемые логические интегральные схемы

Ещё некоторые производители ПЛИС:

- Rapid Prototypes;

- Exegy;

- Celoxica;

- XtremeData;

- Plurality;

- Инлайн Групп;

- Эфо;

- ИТМИВТ;

- Высокотехнологичные системы;

- НПП "Цифровые решения";

- DeverSYS.

Особенности проектирования цифровых устройств на базе ПЛИС

Процесс проектирования и изготовления цифровых устройств традиционным способом, т.е. на основе стандартных интегральных схем комбинационного и последовательностного типов малой и средней степени интеграции, является узкоспециализированным. Это означает, что специалисты, участвующие в процессе создания устройств цифровой техники, выполняют определенные индивидуальные функции в этом процессе. Сам процесс создания состоит из проектных стадий, стадий подготовки производства, отработки технологии и пр. Аналогичной сложностью характеризуется и процесс создания цифровых устройств на основе специализированных интегральных схем высокой степени интеграции. Использование же ПЛИС позволяет существенно сократить объем этих стадий, фактически свести их только к этапам проектирования с помощью ЭВМ.

Существенным преимуществом ПЛИС является их универсальность и возможность быстрого программирования под выполнение функций практически любого цифрового устройства. ПЛИС представляет собой полуфабрикат, на основе которого разработчик, обладающий персональным компьютером, несложными и относительно недорогими аппаратными средствами программирования и специальным программным обеспечением, называемым системой автоматизированного проектирования (САПР), имеет возможность проектирования цифрового устройства в рекордно короткие сроки. При этом весь цикл проектирования и программирования доступен всего одному человеку – проектировщику цифровых устройств на базе ПЛИС.

Все современные САПР ПЛИС работают под управлением операционных систем семейства Windows и используют все преимущества ее графического интерфейса. Фирмы-производители интегральных схем ПЛИС осуществляют обычно поддержку своей продукции путем разработки и распространения таких САПР. Проектирование ПЛИС в системе САПР предполагает выполнение следующих этапов:

1.             разработка структурной формулы проектируемого цифрового устройства, ее минимизация и адаптация под тип и возможности используемой ПЛИС (для этих целей используются методы, рассмотренные в предыдущих главах);

2.             создание нового файла проекта, назначение семейства ПЛИС для проекта;

3.             ввод структурной формулы или схемы проектируемого устройства с помощью специальных программ – редакторов;

4.             компиляция введенной структурной формулы или схемы, т.е. получение битовой последовательности загружаемой в ПЛИС программы;

5.             временной анализ задержек в отдельных элементах и проверка работоспособности всей структуры цифрового устройства путем моделирования с помощью специальных программ – симуляторов;

6.             программирование микросхемы ПЛИС с помощью специальных аппаратных средств – программаторов.

Проектировщику в системе САПР доступны обычно обширные программные библиотеки, задающие функции типовых интегральных схем ТТЛ и КМОП типов. Это позволяет синтезировать схему цифрового устройства не только в определенном базисе, т.е. из элементарных функций И, ИЛИ, НЕ, но и используя готовый программный аналог существующих реальных микросхем. Широкие возможности при проектировании представляет глобальная сеть Internet, через которую осуществляется распространение специально разрабатываемых библиотек компонентов, не имеющихся в стандартных версиях САПР. Для задания схемы проектируемого на базе ПЛИС цифрового устройства широко используются языки описания аппаратных средств, в общем случае называемые HDL (hardware device language). С помощью операторов такого языка можно задать типы комбинационных или последовательностных устройств, сформулировать входные воздействия на них и связи между ними, определить константы и переменные в проекте и т.д.

Среди лидеров в производстве ПЛИС и САПР для них на сегодняшний день можно выделить такие фирмы, как Altera Corporation, Xilinx и Actel Corporation. На их долю приходится до 80 % от общего производства ПЛИС, быстродействие которых на сегодняшний день достигло порядка сотен МГц, емкость программируемых матриц И – нескольких миллионов элементов, а стоимость снизилась до десятков у.е. Все это, плюс кратчайшие сроки проектирования, высокая надежность, объясняемая высокой степенью интеграции отдельных элементов в едином кристалле полупроводника и, как следствие, минимальное количество внешних межсоединений, делает ПЛИС предпочтительной элементной базой по сравнению со стандартными логическими микросхемами комбинационного и последовательностного типов.

Применение программируемых логических интегральных схем для решения задачи автоматической генерации тестовых кодов

Автоматическая генерация тестовых кодов (ATPG - Automatic Test Pattern Generation) - процесс формирования тестов для электронных схем, при котором определяется последовательность входных воздействий ( тестовых векторов), позволяющая делать заключение о корректности работы цифровой схемы.

Сформированные таким образом наборы тестовых векторов используются для отбраковки кристаллов после изготовления, а в некоторых случаях и для локализации неисправности. Эффективность (покрытие) ATPG выражается в количестве протестированных дефектов, которые могут возникнуть в схеме, а также типом этих дефектов. Дефекты могут возникнуть на стадии производства кристалла. Модель дефекта - математическое описание того, как рассматриваемая неисправность изменяет поведение дефектной схемы по отношению корректной (исходной). Тест обнаруживает дефект, если при подаче на вход дефектной схемы тестовых воздействий имеются различия в значении хотя бы одного выходного сигнала по сравнению с исходной схемой. Процесс ATPG, направленный на обнаружение определённого дефекта, состоит из двух фаз: внесение ошибки и распространение ошибки. Внесение ошибки заключается в подаче такого входного тестового вектора, при котором поведение исходной и дефектной схем будут различны. Процесс распространения ошибки нужен для вывода искажённого в результате дефекта сигнала на выходные порты тестируемой логической схемы.

Несмотря на то, что на ранних этапах развития ATPG рассматривалось множество моделей дефектов, в последние десятилетия в ATPG используется модель константного логического значения (stuck-at fault), то есть модель "залипания" сигнала. В этой модели предполагается, что некоторый проводник в схеме имеет постоянное значение "0" или "1" независимо от входных воздействий на схему.

С увеличением числа входных портов и количества внутренних состояний тестируемого устройства множество тестовых векторов, а значит и время проверки, увеличиваются по экспоненциальному закону. Поэтому для сокращения времени подбора достаточного числа тестовых векторов применяют технику декомпозиции сложной логической схемы на несколько относительно небольших комбинационных блоков, хорошо поддающихся анализу. Каждый такой  блок анализируется на предмет возможных дефектов. Далее, формируется набор тестовых векторов, выявляющий каждый из этих дефектов. Поиск в большинстве случаев производится посредством компьютерного моделирования, при котором сравнивается поведение нормального и дефектного блока при подаче определённого входного воздействия. Если поведения различны, дефект считается определяемым, а соответствующее входное воздействие заносится в список тестовых векторов для анализируемого блока. Данный процесс заканчивается, когда будут подобраны тестовые векторы для всех возможных дефектов. Для больших схем рассмотренный процесс может потребовать значительных затрат временных и вычислительных ресурсов.

Предлагается оптимизация решения задачи ATPG за счёт использования ПЛИС для моделирования поведения тестируемого блока. Частоты функционирования современных микросхем ПЛИС (>200МГц), позволяют добиться 10-100 – кратного выигрыша в скорости моделирования. Реальное повышение скорости зависит от тестируемой схемы, а также от используемого алгоритма программного моделирования. На рисунке приведена тестовая система. Она представляет собой управляющий компьютер, подключенный к модулю с ПЛИС. Управляющий компьютер производит выбор очередного тестируемого блока и типа дефекта, конфигурирует ПЛИС, и подаёт последовательность входных воздействий. Результатом работы ПЛИС является ответ, подходит ли очередной тестовый вектор для выявления данного дефекта. При положительном ответе управляющий компьютер сохраняет тестовый вектор и производит переконфигурацию ПЛИС для определения следующего дефекта.

Рассмотренный метод позволяет значительно повысить скорость формирования тестовых векторов для задачи ATPG при анализе больших логических схем. На данный момент в качестве ПЛИС удобнее всего выбрать микросхему фирмы Xilinx семействаVirtex5, поскольку она обладает наиболее подходящей к данной задаче методикой переконфигурациии отдельных областей в реальном времени.

Заключение

В предложенной работе очень подробно была рассмотрена тема: «Программируемые интегральные схемы».

Мы раскрыли все основные понятия и определения.

Сделали описание классификации ПЛИС, изучили области применения ПЛИС, рассмотрели основных производителей современных ПЛИС.

Литература

1.              http://ru.wikipedia.org/wiki/%CF%CB%C8%D1

2.              http://www.parallel.ru/FPGA/vendors.html

3.              Стешенко В. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов М.: «Додека», 2000.

4.              http://e.lib.vlsu.ru/bitstream/123456789/686/1/VOL.pdf

5.              http://www.parallel.ru/FPGA/glossary.html

44