Программируемые логические интегральные схемы

Однако, когда прикладывается высокое напряжение (12...14 V), электроны проходят через оксид. Высокие напряжения используются для программирования/стирания ячейки (т.е. заряда/разряда плавающего затвора), при этом ток через туннельный оксид достигает 1мкА. В зависимости от полярности напряжения этого тока достаточно, чтобы зарядить/разрядить ячейку за несколько миллисекунд.

ВАХ запрограммированной и стертой EEPROM-ячейки практически полностью совпадают с ВАХ EPROM-ячейки. Однако пороговое напряжение  разряженной EEPROM-ячейки - отрицательное (менее 0V), потому что на плавающем затворе наблюдается недостаток электронов.

Конфигурационный элемент FLASH

FLASH-транзистор сочетает в себе конструкцию, технологию и рабочие характеристики EPROM- и EEPROM-транзисторов. Как показано на рис.14, FLASH-транзистор имеет два слоя поликремния в структуре затвора, которая похожа на структуру EPROM-транзистора. Однако транзисторы имеют различные толщины слоев затвор-оксид и исток/стоковых областей: толщина затворного оксида у FLASH-ячейки менее 100 А, тогда как у EPROM-ячейки - 200 А.

Рис.14. FLASH-транзистор

Диффузионные области истока и стока FLASH-ячейки асимметричны; исток имеет больший коэффициент диффузии, чем сток. Перекрытие исток-затвор больше перекрытия сток-затвор: образуется градиентная диффузия с большим напряжением пробоя.

Затвор доступа покрыт вольфрамовой пленкой, что эффективно снижает сопротивление второго слоя поликремния и улучшает характеристики прибора. Вольфрамовая пленка не влияет на работу FLASH-ячейки.

FLASH-транзистор, как и EPROM, программируется с помощью горячей инжекции электронов (рис.15).

Рис.15. Программирование FLASH-транзистора

Когда высокое напряжение программирования Vpp (примерно 12V) приложено к затвору доступа, происходит емкостное соединение его с плавающим затвором: ячейка включается. Низкое напряжение Vdd (5...8 V),приложенное к стоку, вызывает большой ток исток-сток. Электрическое поле, созданное соединенными затвором доступа и плавающим затвором, отклоняет поток электронов, как показано на рис.10. Отклоненные электроны с энергией более 3.2 eV проникают через оксидную пленку и захватываются поликремниевым плавающим затвором. После снятия напряжения программирования электроны, пойманные плавающим затвором, поднимают пороговое напряжение выше 5.5 V, выключая ячейку. Чтобы стереть FLASH-транзистор, необходимо удалить избыток электронов с плавающего затвора (туннельный эффект). Для этого заземляется затвор доступа, тем самым заземляя и плавающий затвор, а высокое напряжение программирования Vpp прикладывается к истоку, как показано на рис.16.

Рис.16. Стирание FLASH-транзистора

В результате создается сильное электрическое поле (примерно 12*106 V/cm) между плавающим затвором и истоковым переходом, образующее туннельный ток, который разряжает ячейку.

Конфигурационный элемент SRAM

На рис.17 показана стандартная КМОП пятитранзисторная ячейка, которая и составляет конфигурационный элемент SRAM. Технологический процесс изготовления SRAM-приборов является разновидностью процесса изготовления EEPROM-приборов.

Рис.17. Конфигурационный элемент SRAM

Конфигурационный элемент ANTIFUSE

Все рассмотренные выше соединения (EPROM, EEPROM, FLASH и SRAM) являются перепрограммируемыми. Существует довольно большой класс микросхем, основанных на неперепрограммируемых соединениях типа Antifuse (Все микросхемы ф. Actel, серия XC8100 ф. Xilinx).

Для получения соединения используется структура, показанная на рис. 18. Изначально электрического соединения между сегментами нет. Когда между слоями металла прикладывается достаточно высокое напряжение, слой диэлектрика плавится, обеспечивая протекание тока. Antifuse-соединение по размеру меньше, чем ширина сегмента металлизации, имеет малое сопротивление (100...600 Ом) и емкость (5...13ФФ). Это позволяет в несколько раз увеличить по сравнению с традиционными технологиями количество сегментов межсоединений, что обеспечивает лучшие трассировочные возможности.

Рис.18. Конструкция элемента ANTIFUSE

Отсутствие возможности перепрограммирования не позволяет использовать эти микросхемы в проектах, где без перепрограммирования нельзя обойтись, а также там, где необходимо протестировать оборудование или внести коррективы.

Глава 2

Области применения ПЛИС

ПЛИС широко используется для построения различных по сложности и по возможностям цифровых устройств.

Это приложения, где необходимо большое количество портов ввода-вывода (бывают ПЛИС с более чем 1000 выводов («пинов»)), цифровая обработка сигнала (ЦОС), цифровая видеоаудиоаппаратура, высокоскоростная передача данных, криптография, проектирование и прототипирование ASIC, в качестве мостов (коммутаторов) между системами с различной логикой и напряжением питания, реализация нейрочипов.

В первые годы развития технологии ПЛИС сложилось ошибочное мнение, что CPLD-архитектура оптимальна только для комбинационных схем (дешифраторы, мультиплексоры, сумматоры, компараторы), а FPGA архитектура - для последовательностных схем (триггеры, счетчики, сдвигающие регистры и т.д.). На рис.19 показаны наиболее подходящие варианты применений для CPLD- и FPGA-архитектур.

CPLD используют несколько разновидностей КМОП-технологии и вариантов архитектуры. Например, EPROM-, EEPROM- и FLASH-схемы, таких семейств, как Classic, MAX5000, MAX7000, MAX9000, FLASHlogic ф.Altera, имеют архитектуру, оптимизированную под проекты с комбинационной насыщенностью, а SRAM-CPLD-семейств FLEX8000 (ф.Altera) и XC2000, XC3000, XC4000 (ф.Xilinx) используют блочную архитектуру, оптимизированную под проекты с высокой регистровой насыщенностью. SRAM-приборы обладают способностью внутрисистемного репрограммирования.

Рис.19. Сферы применения ПЛИС

В отличие от CPLD-схем большинство FPGA-схем использует только SRAM или однократнопрограммируемые Antifuse элементы памяти. Блочная архитектура FPGA обеспечивает широкий круг применений, однако менее эффективна, чем CPLD при реализации проектов с высокой комбинационной насыщенностью.

Достоинства и недостатки ПЛИС

К достоинствам ПЛИС следует отнести:

                      сокращение времени изготовления;

                      снижение стоимости разработки;

                      для ПЛИС, не использующих antifuse-элементы возможность перепрограммирования, реконфигурирования и отладки непосредственно на плате (JTAG-интерфейс);

                      высокая надежность;

                      сохранение интеллектуальных свойств проекта, закрытость проекта от копирования;

                      эффективность использования при мелкосерийном и единичном производстве;

                      возможность проведения  всего  цикла проектирования и  конфигурирования (программирования) на одном рабочем месте.

К недостаткам можно отнести:

                      сравнительно (с заказными БИС и БМК) невысокую рабочую скорость;

                      сравнительно невысокую плотность упаковки (значительную площадь кристалла ПЛИС занимают межсоединения);

                      сравнительно высокую стоимость.

Обзор семейств ПЛИС фирмы Altera

Фирма Altera является крупнейшим мировым производителем ПЛИС. В настоящее время наибольшее распространение получили шесть семейств ПЛИС (табл.2), поддерживаемых САПР MAX PLUS II.

Семейство Classic объединяет три серии ПЛИС. ПЛИС этого семейства позволяют заменить устройство, содержащее от 10 до 20 микросхем средней степени интеграции и обеспечивают:

- задержку распространения сигнала от любого входа до выхода БИС не более 10 нс;

- устойчивую работу на частотах до 100 МГц;

- возможность работы в режиме пониженного энергопотребления (Turbo-off), позволяющего сократить потребление энергии до уровня единиц мА при частотах до 500 кГц и до уровня единиц мкА при нулевой тактовой частоте;

- возможность задания режима секретности разработки.

Таблица 2

Характеристики семейств ПЛИС фирмы ALTERA

Одноуровневая структура ПЛИС семейства Classic включает единую для всей СБИС программируемую матрицу "И" и набор макроячеек (МЯ) - простейших функциональных преобразователей, имеющих классическую GAL-архитектуру. Выводы МЯ жестко связаны с выводами корпуса.

Семейство MAX (Maltiple Array matriX) 5000 объединяет пять серий СБИС. СБИС этого семейства позволяют заменить устройство, содержащее до нескольких десятков микросхем средней степени интеграции и обеспечивают:

- задержку распространения сигнала от любого входа до выхода не более 15 нс;

- устойчивую работу на частотах до 76 МГц;

- возможность задания режима секретности разработки;

- возможность использования трех режимов работы выходных буферов: вход, выход, двунаправленный.

Двухуровневая структура ПЛИС семейства MAX5000 включает: логические блоки (ЛБ), содержащие 16 макроячеек с расширенной GAL- архитектурой и локальную программируемую матрицу "И"; программируемую матрицу соединений с непрерывной структурой. Наличие программируемой матрицы соединений обеспечивает большую, по сравнению с семейством Classic, гибкость в размещении внутренних ресурсов и выводов СБИС.

Семейство MAX 7000 объединяет семь серий СБИС. СБИС этого семейства позволяют заменить устройство, содержащее до сотни корпусов микросхем средней степени интеграции, и обеспечивают:

-задержку распространения сигнала от любого входа до выхода не более 5 нс;

- устойчивую работу на частотах до 178 МГц;

- возможность регулирования скорости переключения выходных буферов;

- возможность использования четырех режимов работы выходных буферов: вход, выход, двунаправленный, открытый коллектор;

- возможность задания режима пониженного энергопотребления (Turbo-off) как для всей СБИС, так и для цепей распространения отдельных сигналов;

- возможность программирования/репрограммирования после распайки на плате (JTAG-интерфейс);

- возможность задания режима секретности разработки;

- работу с пониженным напряжением питания (3.3 В).

Кроме того, СБИС ряда серий семейства MAX7000 соответствуют требованиям стандарта шины PCI.

Двухуровневая структура СБИС семейства MAX7000 включает: логические блоки (ЛБ), содержащие 16 макроячеек с архитектурой ПЛУ и локальную программируемую матрицу "И"; улучшенную программируемую матрицу соединений (ПМС) с непрерывной структурой; программируемые модули ввода/вывода.

Расширенные коммутационные возможности ПМС и наличие программируемых модулей ввода/вывода, отделяющих выход макроячейки от вывода СБИС, обеспечивают большие, по сравнению с рассмотренными ранее семействами, возможности разводки кристалла и управления выводами.