Проектирование и конструирование КМДП ИС

1. Краткий анализ технического задания

       По  заданию необходимо в САПР TIS, на базе КМДП-технологии с самосовмещённым кремниевым затвором, синтезировать фрагмент схемы, реализующей функцию «мультиплексор 8 в 1» в базисе «ИЛИ-НЕ».

       Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов [1].

Рисунок 1 – Мультиплексор 2 в 1 [1] 

 

2. Базовые логические элементы на МОП-структурах

       Цифровые  интегральные микросхемы (ИМС) на основе КМДП структур все шире используются при разработке разнообразных электронных схем, на что имеются весьма веские причины. КМДП ИМС – это в высшей степени универсальные и легко применяемые устройства, которые обладают уникальными свойствами, не характерными для других классов цифровых ИМС.

       Комплементарными эти ИМС названы потому, что они изготовлены на основе КМДП транзисторов, т.е. на основе пар полевых транзисторов со структурой: металл – окисел (диэлектрик) – полупроводник, имеющих очень близкие характеристики и каналы разных типов проводимости. ИМС, построенные по такому принципу, потребляют от источника питания существенно меньшую мощность, чем все другие ИМС и могут работать в более широком диапазоне уровней питающих напряжений.

       Основные  достоинства цифровых ИМС на КМДП-структурах – большое входное сопротивление транзисторов (R_вх ≈ 10¹² Ом) и высокий уровень интеграции. Структуры КМДП не лишены недостатков. К их числу относится сравнительно низкое быстродействие, обусловленное малой скоростью переключения p-транзисторов. Для повышения быстродействия ширину p-каналов необходимо делать в 1,5...2 раза больше ширины n-каналов. Другой недостаток – относительно большая площадь, занимаемая КМДП-элементом на кристалле. [2].

       Базовыми  элементами для КМДП-технологии являются инверторы и многовходовые элементы «И-НЕ», «ИЛИ-НЕ», построенные на основе инвертора. Для получения соответствующего базиса необходимо определённым образом соединить транзисторы каждого типа. Так, например, чтобы получить элемент «И-НЕ», необходимо р-канальные транзисторы соединить последовательно, а n-канальные – параллельно. Для элемента «ИЛИ-НЕ» – наоборот. На рисунках 2 и 3 приведены принципиальные электрические схемы указанных выше элементов.

Рисунок 2 – КМДП-инвертор [2]

Рисунок 3 – Логические элементы «И-НЕ», «ИЛИ-НЕ» на КМДП [3] 

 

3. Синтез  функциональной и  принципиальной электрических  схем ИС по заданной функции

       Согласно  заданию необходимо разработать  микросхему, реализующую функцию  «мультиплексор 8 в 1».

       Чтобы получить переключательную функцию  Q, закодируем каждый входной сигнал данных комбинацией сигналов адресных входов.

Таблица 1 – таблица кодирования сигналов данных

 

       И получим:

 

       Приведём  функцию к базису «ИЛИ-НЕ»: 

       На  основе полученного выражения с  помощью САПР MicroCAP синтезируем функциональную схема данной ИС.

       Рисунок 4 – Функциональная схема ИС в базисе «ИЛИ-НЕ»

       Временные диаграммы, полученные с помощью  САПР MicroCAP, выглядят следующим образом:

        

         
 
 
 

Рисунок 5 – Временные диаграммы функциональной схемы ИС 

       Поскольку синтезировать схему необходимо в едином базисе «ИЛИ-НЕ», на рисунке 6 приведем базовый вентиль на 2 входа.

Рисунок 6 – Базовый вентиль «ИЛИ-НЕ» на два входа на комплиментарных транзисторах

       На  основе функциональной схемы, используя  схему базового вентиля, синтезируем принципиальную схему заданной ИС.

4. Ввод  и редактирование описания электрической  схемы в ПЭВМ

       Поскольку принципиальная схема содержит более 80-ти транзисторов, а САПР TIS позволяет использовать не более 14-ти транзисторов каждого типа [4], было принято решение синтезировать в САПР TIS схему из 26-ти транзисторов, приведённую на рисунке 8.

         
 
 
 
 
 
 
 

Рисунок 8 – Часть схемы, реализованная в САПР TIS 

 

5. Разработка, ввод и редактирование входных воздействий

       С помощью редактора описания входных  генераторов САПР TIS были сформированы входные воздействия, эпюры которых представлены на рисунке 9.

Рисунок 9 – Эпюры входных воздействий на схему 
 
 

 

6. Схемотехническое  моделирование работы ИС

       Схемотехническое  моделирование осуществляется с  помощью программы DINIC, обеспечивающей расчёт статического режима и переходных процессов в узлах моделируемой схемы. Библиотека программы схемотехнического  моделирования содержит модели резистора, конденсатора, p- и n-канальных МДП-транзисторов.

       Математическая  модель схемы описывается системой обыкновенных дифференциальных уравнений, формируется на основе первого закона Кирхгофа и использует узловые потенциалы в качестве независимых переменных. Неявная формула Эйлера, положенная в основу алгоритма численного интегрирования уравнений математической модели, обеспечивает высокую вычислительную надёжность [4]. 

 

7. Визуализация  результатов моделирования

       Используя файл, полученный в результате схемотехнического  моделирования, получили эпюры временных диаграмм, приведённые на рисунке 10.

Рисунок 10 – Эпюры временных диаграмм

       Эпюры переходных процессов на фронтах  импульсов представлены на рисунке 11 и 12.

Рисунок 11 – Эпюры переходных процессов при переходе из 1 в 0,

Рисунок 12 – Эпюры переходных процессов при переходе из 0 в 1,  

 

8. Разводка  символьной топологии  ИС

       Формирование  символьной топологии разрабатываемой  КМОП ИС осуществляется с помощью  графического редактора символьной топологии SMWL1, позволяющего на основе описания схемы ИС формировать в  автоинтерактивном режиме различные варианты его символьной топологии, а также редактировать их.

       Проектирование  символьной топологии производится по следующему алгоритму:

       Начальное размещение всех элементов принципиальной электрической схемы (транзисторов, выводов) на символьной топологии в  автоматическом режиме;

       Просмотр  всех цепей и переразмещение в автоинтерактивном режиме отдельных элементов символьной топологии, объединение общих соседних диффузионных областей;

       Контроль  степени готовности символьной топологии (наличие неразведённых цепей) в  автоматическом режиме.

       В редакторе используется цветовое решение  для обозначения различных слоёв  топологии: чёрный – металл, красный  – поликремний, синий и зелёный – диффузионные слои [4].

       Чертёж  символьной топологии КМОП ИС представлен  на рисунке 13.

Рисунок 13 – Символьная топология КМОП ИС 
 
 

 

9. Компиляция  контурной топологии  ИС

       Программа – компилятор SMTP1 на основе конструктивно–технологических  ограничений (КТО) и описания электрической  схемы обеспечивает автоматическое преобразование символьной топологии  ИС в её контурную топологию, а  также расчёт её габаритов и узловых ёмкостей.

Рисунок 14 – Контурная топология разрабатываемой ИС

 

10. Схемотехническое  моделирование работы ИС с учётом паразитных узловых ёмкостей контурной топологии

       Временные диаграммы выходных сигналов схемы  и графики переходных процессов  на фронтах импульсов с учётом паразитных узловых ёмкостей приведены  на рисунках 15, 16 и 17.

       Изменения переходных процессов привели к  снижению предельных частотных свойств  проектируемой ИС и, как результат, к изменению выходных импульсных характеристик.

Рисунок 15 – Временные диаграммы выходных сигналов схемы с учётом узловых  ёмкостей

Рисунок 16 – Эпюры переходных процессов с учётом узловых ёмкостей при переходе из 1 в 0,

Рисунок 17 – Эпюры переходных процессов с учётом узловых ёмкостей при переходе из 0 в 1,

       Среднее время задержки распространения  сигнала в схеме с учётом узловых  ёмкостей составило 18нс. 
 

 

11. Изучение  влияния параметров технологического процесса на топологию ИС

       Изучить влияние параметров технологического процесса на топологию ИС можно, наблюдая за изменениями, вызванными редактированием  файла  конструктивно-технологических ограничений KTO.DAT, отвечающего за параметры выводимого на экран изображения топологии ИС. В таблице 2 представлены характеристики топологического чертежа, установленные по умолчанию.

       Таблица 2 – перечень  и ограничения слоёв топологического чертежа