Автор работы: Пользователь скрыл имя, 17 Марта 2013 в 16:09, контрольная работа
Построить схему в базисе И, ИЛИ, НЕ.
Для построения схемы потребуется:
3 инвертора;
2 элемента 2И (для реализации выражений );
2 элемента 2ИЛИ для объединения результатов.
Построить эту схему в базисе И, ИЛИ, НЕ на микропроцессорах серии К155 (КР1533).
Задача №1
Задана логическая функция f (x1, x2, x3), таблица 1.
Таблица 1
№ варианта |
Логическая функция |
Набор аргументов для проверки | ||
4 |
0 |
1 |
1 |
Для построения схемы потребуется:
Для преобразования логической функции
так, чтобы она была представлена
через операцию И-НЕ, к исходному
выражению применяем закон
Для проверки на входы всех трех построенных схем, показанных на рис. 1, 2, 3, подана одна и та же кодовая комбинация сигналов 011. Результат на выходе всех схем получился одинаковый.
В схеме (рис. 2) использованы следующие микросхемы:
Схема (рис. 3) построена на 3 микросхемах:
Из приведенных схем можно сделать вывод, что построение схем в базисе И-НЕ более экономично. В этом случае применяется меньше микросхем, и они более эффективно используются.
Задача №2
Таблица 2
№ вар. |
Тип КЛУ |
Структура КЛУ |
Базис для реализации |
Тип микросхемы |
4 |
Демультиплексор |
1→8 |
И-НЕ |
К155ИД3 |
Демультиплексор – это устройство, которое осуществляет коммутацию входа к одному из выходов, имеющему заданный адрес (номер). Он имеет один информационный вход и несколько выходов (в данном случае 8).
Условное графическое
Если на вход демультиплексора подавать константу D = 1, то на выбранном в соответствии с заданным адресом выходе будет лог. 1, на остальных выходах – лог. 0. При этом по выполняемой функции демультиплексор превращается в дешифратор.
Таблица 3
A2 |
A1 |
A0 |
Q0 |
Q1 |
Q2 |
Q3 |
Q4 |
Q5 |
Q6 |
Q7 |
0 |
0 |
0 |
D |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
D |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
D |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
D |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
D |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
D |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
D |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
D |
По данным табл. 3 запишем функции для выходов демультиплексора.
|
|
Для того чтобы выполнить преобразование функций из п. 5 в базис И-НЕ, надо над левой и правой частями функций поставить знак отрицания. Тогда получится устройство с инверсными выходами.
|
|
|
|
Для проверки на входы демультиплексора
(рис. 5) подана кодовая комбинация
адресных сигналов 011. Для определения
сигналов на выходе подставим в формулы
из
п. 5 значения переменных.
|
|
Таким образом, информация с входа D передается на выход Q3. Те же значения подставлены в схему рис. 5.
На рис. 6 изображено условное графическое обозначение дешифратора со структурой 4→16 с инверсными выходами. Микросхема имеет 2 инверсных разрешающих входа Е1 и Е2. Сигнал разрешения подается через схему И. Схема устанавливается в рабочее состояние подключением на землю входов Е1 и Е2.
Назначение входов:
№1, 2, 4, 8 – адресные входы;
Е1 и Е2 – инверсные разрешающие входы, для установления рабочего режима дешифратора на эти входы подается лог. 0.
Назначение выходов:
0-15 – инверсные информационные выходы.
Задача №3
Таблица 4
№ варианта |
Тип устройства |
Тип микросхемы |
Кодовая комбинация и действие |
Начальное состояние |
Число входных импульсов |
4 |
Регистр последовательно-параллельный со сдвигом влево |
К555ИР9 |
11010011 вывод |
– |
– |
Назначение входов:
D – информационный вход, для построения регистров;
C – вход синхронизации, определяет момент переключения триггера (динамический прямой вход);
– установка триггера в «0», Q = 0.
Назначение выходов:
Q – выход триггера, состояние триггера.
Условное графическое
Микросхема К555ИР9 – восьмиразрядный сдвигающий регистр с возможностью асинхронной параллельной записи и последовательным считыванием. Микросхема имеет вход DI для подачи информации при последовательной записи, восемь входов D0 – D7 для подачи информации при параллельной записи, два равноправных входа для подачи тактовых импульсов (выводы С и СЕ), вход параллельной записи L и прямой и инверсный выходы последнего разряда сдвигающего регистра. Переключение триггеров регистра происходит по спаду импульсов отрицательной полярности на любом из входов С при лог. 0 на другом. Подача лог. 1 на любой из входов запрещает переключение триггеров при подаче импульсов на второй вход. Режим работы регистра определяется сигналом, поданным на вход L – при лог. 1 на нем по спадам импульсов на входе С происходит сдвиг информации, поступающей на вход DI, выходам 8; при лог. 0 на входе L происходит параллельная запись информации со входов D0 – D7 в триггеры регистра. Эту микросхему удобно применять для преобразования параллельного кода в последовательный. Наличие двух входов для подачи тактовых импульсов позволяет использовать один из них как вход разрешения работы регистра, другой – для выполнения сдвига или записи.
Сигналы на информационных и управляющих входах микросхемы К555ИР9 показаны на рис. 8.
Временная диаграмма для микросхемы
К555ИР9 показана на
рис. 9.
Задача №4
Таблица 5
№ варианта |
Тип микросхемы |
Режим работы |
Адрес ячейки памяти |
4 |
К556РТ5 |
чтение |
011110010 |
Условное графическое
Запоминающее устройство (ЗУ) – это совокупность аппаратных средств, обеспечивающих существование информации во времени.
Микросхема К556РТ5 является программируемым постоянным запоминающим устройством (ППЗУ) с однократным программированием, на что указывает обозначение на УГО PROM и третий элемент маркировки – РТ.
Запись информации в ППЗУ производится
с помощью специальных
Чтение информации из ПЗУ происходит следующим образом. При подаче адреса (адресных групп А1 и А2) выбирается определенная четверка транзисторов накопителя. Если перемычка в цепи эмиттера выбранного транзистора не прожжена, ток этого транзистора создает на резисторе напряжение, запирающее соответствующий многоэмиттерный транзистор; если же перемычка прожжена, то многоэмиттерный транзистор открыт. Открытое либо закрытое состояние многоэмиттерных транзисторов определяет значение разрядов считанного слова.