Автор работы: Пользователь скрыл имя, 25 Декабря 2011 в 22:13, лабораторная работа
Краткое описание
Задание. Спроектировать и промоделировать блок, на вход которого поступает синхросигнал clk с частотой 5 МГц, а на выходе формируется сигнал со следующей формой: