Разработка микросхемотехники цифровой ИС, выполняющей функцию компаратора операндов на 2 разряда

 

 

Краткий анализ технического задания

 

Согласно техническому заданию необходимо разработать цифровую ИС, выполняющую функцию компаратора на 2 разряда. Смоделировать и определить основные статические параметры основных узлов разрабатываемой ИС и ИС в целом произвести с применением схемотехнической САПР. 

Цифровые компараторы  выполняют сравнение двух  чисел, заданных в двоичном коде. Они могут определять равенство двух двоичных чисел А и В с одинаковым количеством разрядов либо вид неравенства А>В или А<В. Цифровые компараторы имеют три выхода [1]. Цифровые компараторы применяются для выявления нужного числа (слова) в цифровых последовательностях, для отметки времени в часовых приборах, для выполнения условных переходов в вычислительных устройствах, а также в адресных селекторах [2].

В техническом задании  приведены следующие исходные данные для разработки компаратора. Они  приведены в таблице 1:

Таблица 1 - Исходные данные.

Параметр	Значение
Напряжение питания, В	5
Мощность потребления, мВт	220
Среднее время задержки распространения  сигнала, нс	23
Предельная частота, МГц	10
Нагрузочная способность	6
Ёмкость нагрузки, пФ	45
Температурный диапазон, град С	-10 - +70
Z – состояние на выходе.	Да

Согласно вышепредставленным данным была выбрана технология ТТЛ, так как микросхемы обладающие этой логикой имеют параметры отображенные в таблице 2.

Таблица 2. Основные параметры ТТЛ микросхем [3].

Расшифровка названия	Транзисторно-Транзисторная  Логика
Основные серии отеч. микросхем	К155  К131
Серии буржуйских микросхем	74
Задержка распространения, нс	10…30
Макс. частота, МГц	15
Напряжение питания, В	5 ±0,5
Потребляемый ток (без  нагрузки), мА	20
Уровень лог.0, В	0,4
Уровень лог. 1, В	2,4
Макс. выходной ток, мА	16

Технология производства этих элементов развивается уже  несколько десятилетий, и в настоящее время возможно выполнять интегральные схемы различной степени сложности, а тем более разработать двухразрядный компаратор, согласно техническому заданию на курсовой проект.

 

 

Разработка функциональной схемы

 

Основными логическими элементами транзисторно-транзисторной логики являются элементы И-НЕ, ИЛИ-НЕ, а базовым логическим элементом И-НЕ

Входные сигналы обозначим  как А1, А0, В1, В0, Z. Выходные как A<B, A=B, A>B. Исходя из назначения схемы, получаем таблицу истинности.

Таблица 3 -  Таблица истинности компаратора на 2 разряда

A1	A0	B1	B0	A<B	A=B	A>B
0	0	0	0	0	1	0
0	0	0	1	1	0	0
0	0	1	0	1	0	0
0	0	1	1	1	0	0
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	1	0	0
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	0	0	1
1	1	1	1	0	1	0

 

Z-состояние - такое состояние  контакта логической схемы, при котором сопротивление между этим контактом и остальной схемой очень велико. Физически реализуется закрытым транзистором, работающим в ключевом включении. Вывод, переведённый в Z-состояние, ведёт себя как не подключенный к схеме. Внешние устройства, подключенные к этому выводу, могут изменять напряжение на нём по своему усмотрению (в некоторых рамках), не влияя на работу схемы. И наоборот — схема не мешает внешним устройствам менять напряжение на контакте [4].

Таким образом, если Z равен «0», на всех выходах схемы будет наблюдаться ее работа в зависимости от входных сигналов, а если Z равен «1», то на выходе схемы будет 2.5 В., независимо от входных сигналов.

Составим уравнения для  функций A<B, A=B, A>B и проведём минимизацию, используя карты Карно-Вейча.

Уравнение для функций A<B:

 

 ;

Карта Карно-Вейча:

		1
	1	1	1
		1
		1

 

После минимизации получаем:

;

Преобразуем логическое выражение  с помощью закона Деморгана для его реализации на элементе И-НЕ:

;

Уравнение для функций :

;

Карта Карно-Вейча:

 

 

	1		1
	1		1

Минимизировать функцию  невозможно. 

Преобразуем логическое выражение  с помощью закона Деморгана для его реализации на элементе И-НЕ:

;

Уравнение для функций A>B:

 

 ;

Карта Карно-Вейча:

				1
				1
				1
	1		1	1

 

После минимизации получаем:

;

Преобразуем логическое выражение  с помощью закона Деморгана для его реализации на элементе И-НЕ:

;

Составим функциональную схему компаратора на 2 разряда  на основе полученных результатов в  базисе И-НЕ.

Рисунок 1 - Функциональная схема компаратора на 2 разряда, реализованная в базисе И-НЕ в формате программы Splan7.

 

 

На рисунке 2 показано прохождение сигналов по схеме компаратора.

Символами A1, A0, B1, B0 обозначены входные сигналы, а выражениями A<B, A=B, A>B – сигналы на соответствующих выходах.

Как видно из графиков на выходах появляется сигнал «1» в  соответствии с таблицей истинности. Например, в момент времени T1 = 200нс. Можно заметить что на входы подается сигналы А1=0, А0=0, В1=1, В0=0, а на выходе A<B появляется «1», что говорит о правильности функционирования схемы.

К сожалению, в САПР Microcap 9 невозможно отобразить Z-состояние в цифровом виде, поэтому я исключил Z сигнал из графиков изображенных выше.

 

Разработка принципиальной схемы

Основным базисным ТТЛ  элементом является элемент И  – НЕ со сложным инвертором[4]. Поэтому рассчитаем статические параметры этого элемента.

Рисунок 3 - ТТЛ элемент И-НЕ со сложным инвертором.

Исходные данные для расчёта:

 

 ,

,

где - напряжение на прямо смещённом p-n переходе,   - количество входов, - инверсный коэффициент усиления по току.

Определим напряжение логического  «0» и «1»:

 

 

Входной ток логической «1»:

 

Входной ток логического  «0»:

 

Напряжение порога переключения:

 

Запас помехоустойчивости по уровню «0»:

 

Запас помехоустойчивости по уровню «1»:

 

Ток, потребляемый элементом  в состоянии «0» на выходе:

 

Ток, потребляемый элементом  в состоянии «1» на выходе:

 

Мощность потребления  в состояниях «0» и «1» на выходе:

 

 

Средняя мощность потребления  элемента в статическом режиме:

 

Определим коэффициент разветвления, так как нагрузочная способность  «0» меньше, поэтому рассчитаем именно этот коэффициент:

 

В принципиальной схеме будем  использовать элементы И-НЕ с простыми инверторами внутри схемы, и со сложными на выходах. Это сделано для того чтобы увеличить быстродействие микросхемы, а так же уменьшить мощность ее потребления. Благодаря сложному инвертору базисный элемент будет быстрей перезаряжать емкость нагрузки.

На входы ИС подключим  буферные схемы, для простого усиления сигнала: они принимают слабый сигнал на входе и усиливают втекающий ток до уровня, необходимого для работы нагрузки, а так же по причине постоянства их входного тока независимо от количества элементов подключенных к выходу.

Буферные элементы реализуем  с помощью двух простых ТТЛ  инверторов, так как это просто в реализации.

 

На схеме обозначены контакты Eп - +5В; А1, А0, В1, В0 – входные сигналы; GND – общая шина; Z-сигнал; A<B,A=B,A>B – выходные сигналы. 

 Определение параметров и характеристик ЛИС с применением САПР

На следующих рисунках представлены статические характеристики типового элемента ТТЛ.

Рисунок 5 - Входная характеристика элемента И-НЕ ТТЛ со сложным инвертором

Рисунок 6 -  Передаточная характеристика элемента И-НЕ ТТЛ со сложным инвертором

Рисунок 7 - Выходная характеристика элемента И-НЕ ТТЛ со сложным инвертором в состоянии нуля

 

Рисунок 8 - Выходная характеристика элемента И-НЕ ТТЛ со сложным инвертором в состоянии единицы

Были получены эпюры напряжений, показывающие прохождение сигналов по схеме компаратора, при значениях  входных сигналов «0» и «1», частоте  сигнала 10 МГц, ёмкости нагрузки 45 пФ. и эквивалентной нагрузке равной «6». Эти эпюры отражены на рисунке 9.

Из полученных графиков видно, что разработанная принципиальная схема функционирует так же как и цифровая, но присутствует время задержки, и более пологие фронты выходных сигналов, что обусловлено инерционностью работы биполярных транзисторов и перезарядкой барьерных емкостей и ёмкости нагрузки.

В схеме реализована работа сигнала «Z», который переводит все выходы в Z-состояние и напряжение на них становится равным 2,5В, как и упоминалось выше при описании Z-состояния. Например работу этого сигнала можно наблюдать при времени 250нс.

Рисунок 9 - Прохождение сигнала по схеме компаратора на 2 разряда.

Для измерения времени  задержки компаратора на входы A0, B1, B0, были поданы сигналы «0», а на вход A1 сигнал с частотой 10МГц, в соответствии с заданием. Следовательно, на выходе A<B должен появится постоянный «0», а на других выходах переменные сигналы соответствующие сигналу поданному на вход. График прохождения сигнала представлен на рисунке 10. Для наглядности будем снимать сигнал с выхода A>B, так как он должен меняться так же как и входной сигнал.

По полученным эпюрам было вычислено среднее время задержки при 27 :