Мікропрограмний автомат

3. ГРАФ  МПА

 

 
 
 
 

4. ВИЗНАЧЕННЯ ФУНКЦІЙ ЗБУДЖЕННЯ D0, D1 ТА ФУНКЦІЙ ВИХОДІВ K0, K1, K2, K3

 

D0 = /Y1/Y0A0 v Y1/Y0A0 v /Y1/Y0A1v Y1/Y0A1v /Y1/Y0A2 v Y1/Y0A2 v

                   0                  8                  1                   9               2                 A    

/Y1/Y0A3 v Y1/Y0A3

        3                B

D0 = v(0, 1, 2, 3, 8, 9, A, B) 

D1 = /Y1Y0A0 v Y1/Y0A0 v /Y1Y0A1 v Y1/Y0A1 v /Y1Y0A2 v Y1/Y0A2 v

                4                   8                  5                 9                  6                 A

/Y1Y0A3 v Y1/Y0A3

      7              B

D1 = v(4, 5, 6, 7, 8, 9, A, B) 

K0 = /Y1/Y0A0 v /Y1Y0A0 v /Y1/Y0A2 v /Y1Y0A2

                 0                   4                  2                 6 

K1 = Y1/Y0A0 v Y1Y0A0 v Y1/Y0A2 v Y1Y0A2

                 8                 C                 A                 E 

K2 = /Y1/Y0A1 v /Y1Y0A1 v /Y1/Y0A3 v /Y1Y0A3

                 1                   5                 3                 7 

K3 = Y1/Y0A1 v Y1Y0A1 v Y1/Y0A3 v Y1Y0A3

                 9                 D                 B                 F 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

5. ФУНКЦІОНАЛЬНА СХЕМА ПРИСТРОЮ

 

 Функціональна схема запам’ятовувального пристрою 

      Запам’ятовувальний  пристрій з мікропрограмним керуванням складається з операційного автомату (ОА) та керуючого автомату (КА). Операційний  автомат складається з лічильника адреси – СТ2 та запам’ятовувального пристрою – RAM, адресованого лічильником.

        Лічильник адреси під час дії  тактового імпульса (ТІ), виконує  наступні операції: скид в “0”,  запис та збільшення вмісту  на 1 при наявності на керуючих  входах сигналів EWR та E+1 відповідно; запам’ятовувальний пристрій, з організацією 256х8, виконує читання при наявності сигналів CS, RD=1, а запис при CS, RD=0.

        Входи завантаження лічильника  та інформаційні входи/виходи  запам’ятовувального пристрою під’єднані до двонаправленої 8-розрядної шини даних (ШД). Керуючі сигнали:

      EWR=K0

      E+1=K1

      CS=K2

      RD=K3

      Вони  виробляються керуючим автоматом у  відповідності з заданою мікропрограмою. Керуючий автомат складається з  комбінаційної схеми (КС) на 4 входи  та 6 виходів, а також синхронного  регістра на D-тригерах (RG).

        Під впливом вхідних сигналів  У1, У0 на виходах регістра формуються  сигнали Q1, Q0, що визначають стан мікропрограмного автомата (МПА), а також керуючі сигнали K0=EWR, K1=E+1, K2=CS, K3=RD.  

6. ОПИС  ПРИНЦИПОВОЇ ЕЛЕКТРИЧНОЇ  СХЕМИ ПРИСТРОЮ

 

      Схема електрична принципова запам’ятовувального  пристрою з мікропрограмним керуванням зображена у графічній частині  курсової роботи.

      Вона  складається з керуючого автомату і операційного автомату. Комбінаційна схема складається з дешифратора  D1 (К555ИД4), елементів логіки D2, D3 (К155ЛА3, К55ЛН1) та мультиплексорів D4-D6 (К555КП2). Синхронний регістр DD7 (К55ТМ9) по сигналу фронтальної синхронізації видає сигнали Q0, Q1, які визначають стан МПА, та керуючі сигнали К0, К1, К2, К3. Лічильник адреси реалізований на мікросхемах D8, D9 (К555ИЕ18), а елементи пам’яті на мікросхемах D10, D11 (К132РУ9А).

      

      УГЗ демультиплексора К555ИД4 
 

      Таблиця 1 – Таблиця істинності мікросхеми К555ИД4

        

      Умовне  графічне зображення мультиплексора К555КП2 зображене на рисунку 4. Мікросхема складається з двох мультиплексорів, кожен з яких має по чотири інформаційних входи і свої стробуючі входи E0 і E1. Два адресних входи DCE1, DCE2 одночасно керують двома мультиплексорами.

      

      УГЗ мультиплексора К555КП2 

      Таблиця 2 – Таблиця істинності мультиплексора К555КП2

 

     Регістр являє собою шість D-тригерів з загальним входом скидання R.

      

      УГЗ регістра К555ТМ9 

      Таблиця 3 – Таблиця істинності регістра К555ТМ9

 

      Мікросхема  К555ИЕ18 – це чотирьохрозрядний двійковий  лічильник, виконаний на двоступеневих  D-тригерах. Лічильник синхронний. Керування режимом лічби здійснюється за допомогою входів дозволу лічби E+1, попереднього запису EWR і дозволу переносу CR1.

      

      УГЗ лічильника К555ИЕ18 

      

      Часова  діаграма роботи лічильника К555ИЕ18 

      В якості запам’ятовуючих елементів  використовуються мікросхеми К132РУ9А. Для запису 256х8 розрядних слів використовується дві мікросхеми. Вони мають двонаправлену  тристабільну ШД, адресні входи та входи для вибору режимів роботи WE, CS.

      

 

      УГЗ мікросхеми К132РУ9А

      Для детальнішого опису принципу роботи схеми, можна скористатися таким  алгоритмом: 

      A0: Y1=0, Y0=0  K0 (EWR) (A₀=64) йти до A1

      A1: Y1=0, Y0=0 K2(CS) K3(RD) (D0=50,A₀=64) йти до A1

      A1: Y1=1, Y0=0 K1(E+1) (A₁= A₀+1=65) йти до A2

      A2: Y1=1, Y0=1  K2(CS) K3(RD) (D1=60,A₁=65) йти до A2 
 
 
 
 

Таблиця істинності ПЗП