Микросхема K1810ВМ86

Микросхема  K1810ВМ86.

      Микросхема K1810ВМ86 представляет собой однокристальный 16-битовый МП, выполненный по высококачественной n-МОП-технологии. Кристалл микросхемы с геометрическими размерами 5,5x5,5 мм содержит около 29000 транзисторов и потребляет 1,7 Вт от источника питания 5B. Схема выпускается в 40-выводном корпусе. Синхронизируется однофазными импульсами с частотой повторения 25 МГц от внешнего тактового генератора. Основные операции обработки данных (сложение, вычитание, логические действия) типа регистр - регистр выполняются за три такта, что обеспечивает быстродействие 1,66·10⁶ оп/с при периоде тактовых импульсов 200 нс.  С максимальной быстротой (за два такта) выполняются регистровые пересылки, а также некоторые однооперандные команды (например, сдвиг на один бит, инкремент, декремент, управление флагами).

      Микропроцессор  K1810BM86 (далее обозначен для краткости ВМ86) содержит 14 16-битовых внутренних регистров и образует 16-битовую шину данных для связи с внешней памятью и портами ввода—вывода. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мбайт =2²⁰ = 1 048 576 байт. Пространство памяти разделяется на сегменты по 64 Кбайт, причем в любой момент времени МП может обращаться к ячейкам четырех сегментов, которые программно выбраны в качестве текущих. Сегментация памяти обеспечивает удобный механизм вычисления физических адресов и способствует модульному проектированию программного обеспечения, что упрощает программирование и отладку.

      Для сокращения необходимого числа выводов БИС младшие 16 адресных линий мультиплексированы во времени с линиями данных и составляют единую шину адреса/данных (ШАД). Четыре старшие адресные линии аналогично мультиплексированы с линиями состояния. Чтобы сигналы этих линий можно было использовать в системе, их обязательно разделяют с помощью внешних схем, т. е. осуществляют демультиплексирование шин.

      При выполнении операций ввода — вывода используются 8- или 16-битовые адреса, так что кроме доступа к основной памяти МП может обращаться к портам (регистрам ввода — вывода), суммарная емкость памяти которых составляет 64 Кбайт.

      В БИС ВМ86 реализована многоуровневая система прерываний по вектору с  числом векторов до 256. Адреса подпрограмм  прерывания занимают область емкостью 1 Кбайт, которая располагается в памяти, начиная с младших адресов.

      Предусмотрена также организация прямого доступа  к памяти, при котором МП прекращает работу и переводит в третье состояние  шины адреса, данных и управления.

      Микропроцессор  ВМ86 появился как результат совершенствования МП ВМ80, и архитектура обоих процессоров имеет много общего. Программно-доступные узлы и система команд ВМ80 могут считаться подмножествами узлов и системы команд ВМ86. Преемственность этих микропроцессоров выражается в программной совместимости снизу вверх, благодаря которой для ВМ86 можно использовать программное обеспечение ВМ80. Хотя программы на машинном языке ВМ80 не могут непосредственно выполняться микропроцессором ВМ86, они достаточно просто переводятся с языка ассемблера ВМ80 на язык ассемблера ВМ86.

Назначение  выводов микропроцессора

      Назначение  выводов БИС (рис. 1.1) зависит от режима работы МП. Восемь выводов имеет  двойное обозначение, причем обозначения  в скобках соответствуют максимальному  режиму. В табл. 1.5 приведено назначение выводов МП, являющихся общими для обоих режимов, в табл. 1.6 — назначение выводов, используемых только в минимальном режиме, а в табл. 1.7 — используемых только в максимальном режиме. Буквой z отмечены трехстабильные выходы, которые переводятся в третье (высокоомное) состояние при переходе МП в режим состояния захвата; в скобках приведены альтернативные обозначения выводов, встречающиеся в литературе.

      Рассмотрим  подробнее функциональное назначение сигналов МП и особенности их использования сначала в минимальном режиме.

      AD15—AD0 — мультиплексная (совмещенная) двунаправленная шина адреса/данных, по которой с разделением во времени передаются адресная информация и данные. В первом такте цикла шины — цикла обращения к ЗУ или внешнему устройству (ВУ) —МП выдает на эту шину младшие 16 бит адреса памяти или полный адрес внешнего устройства. Этот адрес обязательно должен быть зафиксирован и сохранен в течение всего цикла, для чего используется внешний регистр-защелка, куда записывается адресная информация с помощью строба адреса ALE. Регистр-защелка должен иметь три стабильные выходные буферы и обеспечивать малое время переключения при большой нагрузочной способности. Во второй половине цикла шины по линиям AD15-AD0 передаются адреса данных или байты команд, сопровождаемые стробом данных DEN.

      A19/S6—A16/S3 — мультиплексные выходные линии адреса/состояния. В первом такте на эти линии выдаются старшие 4 бит адреса памяти, а при адресации ВУ — нули. В остальных тактах цикла шины МП выдает на эти линии сигналы состояния S6—S3.

-       Код на линиях S4, S3 определяет сегментный регистр, участвующий в формировании физического адреса памяти, т. е. указывает сегмент памяти, к которому производится обращение в текущем цикле (табл. 1.8). Следует отметить, что при обращении к ВУ, когда сегментные регистры не участвуют в формировании адреса, устанавливается значение S4 = 1, S3 = 0.

      Таблица 1.8  

-       Сигналы S4, S3 могут использоваться для расширения адресного пространства системы. В этом случае отдельный банк памяти объемом 1 Мбайт выделяется каждому из четырех сегментов. К линиям S4, S3 подключается дешифратор, который выбирает соответствующий банк памяти. Такой прием обеспечивает расширение адресной памяти до 4 Мбайт и защиту от ошибочной записи в сегмент, перекрывающийся с другими сегментами.

-       Сигнал S5 соответствует состоянию флага разрешения прерываний IF: 0 — прерывания запрещены, 1 — прерывания разрешены. Этот сигнал аналогичен выходу разрешения прерывания INTE микропроцессора ВМ80. Сигнал S6 не используется и всегда равен нулю.  

      ВНЕ/—разрешение старшего байта. Формируется в первом такте цикла одновременно с адресной информацией. Активный сигнал нулевого уровня ВНЕ означает, что по старшей половине AD15—AD8 шины адреса/данных передаются 8-битовые данные. Сигнал ВНЕ защелкивается во внешнем регистре адреса и используется как дополнительный адресный выход, определяющий доступ к старшему банку памяти либо к ВУ с байтовой организацией, подключенному к старшей половине шины AD. Совместное использование ВНЕ и младшей линии адреса А0 для дешифрации адресов позволяет осуществлять передачу слов или отдельных байтов по шине AD (табл. 1.9). Отметим, что после окончания сигнала ВНЕ на выход подается резервный сигнал состояния S7, не имеющий определенного значения.

        Таблица 1.9

      ALE — строб адреса (разрешение защелкивания адреса), выдается в начале каждого цикла шины и используется для записи адреса в регистр-защелку, т. е. для демультиплексирования шины AD.

      DEN (или DE) —строб данных (разрешение передачи данных). Выдается в циклах чтения, записи и разрешения выхода шинных формирователей.

      RD — чтение,   идентифицирует   выполнение   цикла   чтения   из   ЗУ   или ВУ (в зависимости от значения сигнала М/Ю). Указывает этим устройствам на необходимость выдачи данных на шину.

      WR— запись, указывает на выполнение цикла записи в ЗУ или ВУ и сопровождает данные, выдаваемые микропроцессором на шину.

      М/IO— является признаком обращения к ЗУ (M/IO = 1) или ВУ (М/IO=0) и используется для разделения адресного пространства памяти и ввода/вывода. Значение М/IO = 0 появляется только при выполнении команд ввода (IN) и вывода (OUT).

      DT/R — передача/прием данных, определяет направление передачи по шине AD: DT/R = 1 — запись данных из МП в ОЗУ или ВУ, DT/R = 0 — чтение данных из ЗУ или ВУ в МП. Предназначен для управления шинными формирователями и действует на протяжении всего цикла шины, как и сигнал М/IO. Отметим, что направление передачи данных через шинные формирователи может также определяться с помощью сигналов RD и WR, но они имеют меньшую длительность и поэтому менее удобны.

      HOLD — запрос шины (запрос захвата) от внешней подсистемы (ВУ или контроллера прямого доступа к памяти).

      HLDA — подтверждение захвата шины, выдается в ответ на сигнал HOLD после приостанова вычислительного процесса в МП и перевода шины AD и некоторых управляющих сигналов в z-состояние. При HLDA=1 подсистема инициирующая запрос захвата, может использовать шину самостоятельно. После установления HOLD=0 ЦП выдает сигнал HLDA = 0, возобновляет управление шиной и продолжает работу по программе.

      NMI — немаскируемое прерывание, распознается микропроцессором по завершению текущей команды независимо от состояния флага разрешения прерывания IF. Этот вход предназначен для сигнализации о некоторых критических ситуациях, например об аварийном отключении сетевого питания.

      INTR— запрос прерывания (маскируемый), опрашивается центральным процессором в конце выполнения каждой команды, если прерывания разрешены (IF= 1) и фиксируется во внутреннем триггере. Обычно на вход INTR подается запрос от программируемого контроллера прерываний К1810ВН59А. Если IF = 0, то запрос по входу INTR игнорируется.

      INTA — подтверждение запроса   прерывания,   формируется   в   ответ   на принятый запрос прерывания INTR, выполняет функцию сигнала RD в цикле подтверждения прерывания и стробирует считывание указателя адреса (вектора) прерывания. В каждом случае подтверждения прерывания выполняются два цикла INTA, из которых первый является предварительным и не сопровождается чтением информации.

      RDY — готовность, указывает на то, что адресуемое в данном цикле устройство готово к обмену данными. Если устройство не готово к взаимодействию с МП, оно выдает сигнал RDY = 0, и МП переходит в состояние ожидания. В этом случае между тактами ТЗ и Т4 цикла шины появляется необходимое число тактов ожидания TW. После установки сигнала RDY=1 МП выходит из состояния ожидания и возобновляет работу.

      TEST— проверка, используется вместе с командой ожидания WAIT, выполняя которую МП проверяет уровень сигнала TEST. Если TEST = 0, МП переходит к выполнению следующей по порядку команды. Если TEST = 1, МП вводит холостые такты TI и периодически, с интервалом 5Т, проверяет значение сигнала TEST. Команда WAIT и сигнал TEST обеспечивают синхронизацию работы МП с внешними сигналами: TEST — вход программной проверки, RDY — вход аппаратной проверки готовности устройств в системе.

      CLK—тактовая синхронизация (тактирование). Сигнал синхронизации от внешнего генератора тактовых импульсов, предназначен для синхронизации МП. Используется серия тактовых импульсов CLK с периодом повторения Т, равным 200—500 нc.

      RESET — сброс, переводит МП в определенное начальное состояние, в котором сброшены сегментные регистры (кроме CS, все разряды которого устанавливаются в единичное состояние), указатель команд IP, все флаги, регистры очереди команд и все внутренние триггеры в устройстве управления. Сигнал RESET не влияет на состояние общих регистров, которые устанавливаются в начальное состояние программным путем. На время действия сигнала RESET все выходы, имеющие три состояния, переводятся в третье состояние, а выходы, имеющие два состояния, становятся пассивными. Минимальная продолжительность сигнала RESET при первом включении МП составляет 50 мкс, а при повторном запуске — четыре такта синхронизации. После снятия сигнала RESET работа МП возобновляется из начального состояния.